공지사항
[교육/세미나] 2026.01. DTL. 아날로그 IC 설계 4일 집중 (Cadence) 교육(커리큘럼 일부 변경)
- 2026.01.13
- 752
첨부파일
안녕하세요?
겨울방학 DTL 교육을 준비했습니다.
Cadence 환경에서 MOSFET 특성부터 Current Mirror, Biasing, Op-Amp/OTA 설계, Layout(DRC/LVS) 및 Post-Layout Simulation까지 실습합니다.
학년별 권장 수강일을 운영하되, 결원 발생 시 타 일차 추가 수강 기회를 제공합니다.
신청 대상: ELITE 장학생
장소/시간: AS107, 1/20(화) - 1/23(금) 10:00~17:00 (1일 6시간. 점심시간 제외)
신청 방법: 구글폼 사전 신청 https://forms.gle/Gx94SvHLYNG1YxoV6
커리큘럼 (난이도 고려하여 일부 변경)
학년별 권장 트랙(우선 배정)
- 2학년, 편입생: 1일차 권장 (Linux/Cadence 기초 + MOSFET 특성/시뮬레이션 + Current Mirror)
- 3학년: 2일차 권장 (Biasing + Basic amplifier topology 실습)
- 4학년: 3~4일차 권장 (OTA 설계 + Layout/DRC/LVS + Post-Layout Simulation)
운영 원칙(결원/추가수강)
- 각 일차는 정원 내 선착순/우선순위 기준으로 배정됩니다.
- 신청 인원이 적은 일차는 타 학년에도 추가 오픈합니다.
- 희망자는 중복 수강 신청 가능합니다.
